고정 헤더 영역
상세 컨텐츠
본문
이번 포스트에서는 8대 공정 중 패키징 공정에 대해서 알아보도록 하겠습니다.
1) 패키징 공정이란?
: 반도체 칩이 외부와 신호를 주고 받을 수 있도록 길을 만들고 안전하게 보호 받는 형태로 만드는 공정입니다.
2) 패키징 공정 과정
1. 웨이퍼 절단 (≒ Wafer Sawing, Dicing)
: 각 칩을 Scribe Line을 따라 다이아몬드 톱 / 레이저 광선 / 플라즈마를 이용해 절단
2. 칩 접착
: 칩을 리드프레임 또는 PCB(Printed Circuit Board)와 같은 패키지 기판에 접착
3. Wire Bonding (금속 연결)
: 칩과 기판을 연결
Wire Bonding을 진행하는 방법은 다음과 같이 발전해왔습니다.
① Wire Bonding (와이어 본딩)
: 미세 와이어를 사용하여 기판에 칩을 부착
기생 저항, 기생 인덕턴스 및 기생 커패시턴스에 의해 신호 전송 속도가 감소하고, 큰 전력 손실이 발생한다는 단점이 있습니다.
② Flip Chip (플립칩)
: 와이어를 사용하지 않고, Solder Bump(솔더 범프)를 웨이퍼에 형성시켜 칩과 기판을 전기적으로 연결
와이어를 사용하지 않기 때문에 칩과 기판 사이 길이를 최소화 해 전송속도를 증가시키고, 전력손실을 감소시킬 수 있습니다.
③ TSV
: 칩과 칩을 쌓아 Via를 뚫어 여러 개의 칩을 전기적으로 연결
특히 HBM의 개발을 통해 많이 사용되고 있는 기술로,
패키지 사이즈 감소 및 게이트 지연 시간/속도 개선을 통해 전력 소모를 감소시킬 수 있습니다.
그렇지만 여러 칩을 한 번에 연결하는데 한계가 존재합니다.
4. 성형(Molding) 공정
: 열, 습기 등의 물리적인 환경으로부터 반도체 집적회로를 보호하고, 원하는 형태의 패키지로 만드는 공정
3) 패키징 공정 구분
1. Conventional Package (컨벤셔널 패키지)
: 웨이퍼에서 분리해 낸 개별 칩에 패키징 공정을 적용
보통 NAND, 모바일 DRAM과 같이 고용량 메모리에 주로 적용합니다.
이는 패키징 재료에 따라 세라믹 패키지, 플라스틱 패키지로 구분할 수 있으며,
플라스틱 패키지는 기판 종류에 따라 리드프레임(Leadframe) 패키지와 서브스트레이트(Substrate) 패키지로 분류할 수 있습니다.
2. WLP ; Wafer Level Package (웨이퍼 레벨 패키지)
: 공정 일부 또는 전체가 웨이퍼 단계에서 진행되고, 나중에 단품으로 잘라지는 웨이퍼 레벨 패키지
고성능 제품을 구현하는 데 적합한 기술로, 칩 크기 그대로 패키징이 가능하여 반도체 완제품의 크기를 최소화 할 수 있습니다.
여기에는 플립칩, TSV 등이 포함됩니다.
이번 포스트에서는 패키지 공정에 대한 기본적인 내용만 알아보았습니다.
다음에 기회가 된다면 차세대 패키징 기술에 대한 포스트를 가져오도록 하겠습니다.
읽어주셔서 감사합니다.
내용에 오류가 있거나 의문이 드시는 부분이 있다면 댓글 남겨주세요!
