MOS Capacitor (MOS 커패시터)

 

안녕하십니까

이번주는 MOS Capacitor에 대하여 알아보도록 하겠습니다!

 

---

1) MOS Capacitor란?

MOSFET에 대해 쉽게 이해하기 위해서는 MOS 커패시터를 이해할 필요가 있습니다.

MOS 커패시터는 MOSFET의 핵심인 Metal(금속)-Oxide(산화막)-Semiconductor(반도체)로 형성된 간단한 평행판 커패시터 입니다.

---

2) MOS Capacitor의 에너지 밴드 (Accumulation, Depletion, Inversion)

 

<P-Type 반도체 기판>

1. Negative Bias 인가 - Accumulation (축적)

Negative 전압에 의해 정공이 산화막-반도체 계면으로 이동하면서 축적

반도체 표면에서의 정공 농도가 벌크 영역에서의 정공 농도보다 높다.

 

 

 

2. Positive Bias 인가  - Depletion (공핍)

Positive 전압에 의해 정공이 산화막-반도체 계면에서 먼 곳으로 이동

반도체 표면에서의 정공 농도가 벌크 영역에서의 정공 농도보다 낮다.

* Top Plate에 (+)가 인가된 평행판 커패시터와 같은 형태

 

 

 

3. Strong Positive Bias 인가 - Inversion (반전)

 

Strong Positive 전압에 의해 많은 수의 정공이 산화막-반도체 계면에서 먼 곳으로 이동

반도체 표면에서의 정공 농도가 반도체 표면에서의 전자 농도보다 낮아지며 전자 반전층 형성

 

 

 

 

<N-Type 반도체 기판>

1. Positive Bias 인가 - Accumulation (축적)

Positive  전압에 의해 전자가 산화막-반도체 계면으로 이동하면서 축적

반도체 표면에서의 전자 농도가 벌크 영역에서의 전자 농도보다 높다.

 

 

 

2. Negative Bias 인가 - Depletion (공핍)

Negative 전압에 의해 전자가 산화막-반도체 계면에서 먼 곳으로 이동

반도체 표면에서의 전자 농도가 벌크 영역에서의 전자 농도보다 낮다.

 

 

 

3. Strong Negative Bias 인가 - Inversion (반전)

Strong Positive 전압에 의해 많은 수의 전자가 산화막-반도체 계면에서 먼 곳으로 이동

반도체 표면에서의 전자 농도가 반도체 표면에서의 정공 농도보다 낮아지며 정공 반전층 형성

 

---

3) Capacitance-Voltage 특성

 

※ Capacitance (커패시턴스)

: 전압 변화에 따른 전하량 변화 (C = dQ/dV)

 

 

<P-Type 반도체 기판>

1. Accumulation(축적) Mode

게이트 전압의 변화에 의해 정공축적층의 전하 밀도 변화

→ 산화막-반도체 계면에 추가 전하 발생

 

2. Depletion(공핍) Mode

게이트 전압 변화에 의해 공간전하영역(Space Charge Width)의 전하 밀도 변화

→ 게이트 전압이 커질 수록 공간전하폭 증가

 

문턱전압에 도달하게 되면 공간전하폭의 증가가 멈추게 되고, 이때를 최대공간전하폭이라고 합니다.

또한, 문턱전압을 인가했을 때, MOS 커패시터의 커패시턴스가 최소가 됩니다.

(이는 수식을 통해 쉽게 이해할 수 있습니다)

 

3. Inversion(반전) Mode

게이트 전압 변화에 의해 전자반전층의 전하 밀도 변화

→ 최대공간전하폭에 도달하였기 때문에 변화하지 않음 

 

* 이상적인 저주파 커패시턴스 대 게이트 전압

중반전 구간이 존재하는 것을 통해 문턱전압에 도달하였을 때, Instantaneously하게 변화하는 것이 아니라 Gradually 하게 변화하는 것을 알 수 있습니다.

 

* 고주파 커패시턴스 대 게이트 전압

앞서 언급한 것처럼 점진적으로 반전층에서 전자 농도는 점진적으로 변화합니다.

이때 고주파에서는 게이트 전압이 빠르게 변화하기 때문에,

반전층의 전하 변화가 이를 따라가지 못해 위와 같은 C-V 특성을 가지게 됩니다.

---

4) Fixed Oxide Effects란?

: 인가되는 전압이 커질 수록 전하 밀도에 의해 영향을 받아 Fixed Charge가 증가하며 C-V Curve가 음의 방향으로 이동

이론적으로는 산화막 내에 전하가 존재하지 않아야 하지만 실제로는 전하가 존재하게 되고,

이는 산화막과 반도체 계면 사이에 발생하며, 이것이 Fixed Charge(고정 전하)입니다.